Family Computer

Virtual ROM Controler

II

mapper 23

1987年 6月 KONAMI

□概　要

ファミリーコンピュータ（以下ＦＣと略す）用ＶＲＣⅡは、ＦＣのＲＯＭカートリッジの容量を拡大するものです。

ＶＲＣとは、Ｖｉｒｔｕａｌ　Ｒｏｍ　Ｃｏｎｔｒｏｌｌｅｒの略称です。

ＦＣのＲＯＭカートリッジでは、プログラム容量３２ＫＢｙｔｅ、キャラクタ容量８ＫＢｙｔｅのメモリー空間を使用していますが、このＶＲＣⅡは、年々増加するＲＯＭカートリッジ容量の不足を解消し、大量の画像データを扱うことができます。

ＶＲＣ１では、プログラム用４ビットバンクレジスタ３個で８Ｋバンク、キャラクタ用５ビットバンクレジスタ２個で４Ｋバンクのマッピングができ、プログラム、キャラクタ容量、共に、１２８ＫＢｙｔｅであったのに対し、ＶＲＣⅡでは、プログラム用５ビットバンクレジスタ２個で８Ｋバンク、キャラクタ用８ビットバンクレジスタ８個で１Ｋバンクのマッピングができ、プログラム、キャラクタ容量、共に２５６ＫＢｙｔｅまで拡張することが出来るようになりました。

又、ＶＲＣⅡには、ＥＥＰＲＯＭコントローラが内蔵されており、シリアルデータ方式のＥＥＰＲＯＭを制御することが可能です。

□特　徴

・ＲＯＭカートリッジのプログラム容量２５６ＫＢｙｔｅ、キャラクタ容量２５６ＫＢｙｔｅまで拡張可能。

・プログラムのメモリー空間は、８ＫＢｙｔｅ単位でマッピングでき、キャラクタのメモリー空間は、１ＫＢｙｔｅ単位でマッピングできます。

・Ｈ，Ｖ方向の切り換えは、プログラマブルに使用することが出来るため、ゲーム途中での切り換えが可能。

・ＴＴＬコンパチブル入出力端子

・＋５Ｖ単一電源

・４０ピンＤＩＰ

・ＥＥＰＲＯＭコントローラ内蔵

□ピン配置図

40PIN DIP

AP13	1	40	VDD
AP14	2	39	PA17
AP1	3	38	PA15
AP0	4	37	AP12
AC12	5	36	PA14
AC11	6	35	PA13
AC10	7	34	PA16
NOEP	8	33	D0
RWB	9	32	D1
NOEC	10	31	D2
NCCS	11	30	D4
NCOE	12	29	D3
HV	13	28	CA17
NPOE	14	27	CA15
CLK2	15	26	CA12
EDO	16	25	CA14
EDI	17	24	CA13
ECLK	18	23	CA11
ECS	19	22	CA16
VSS	20	21	CA10

□端子機能

端　子　名	I/O	端　子　機　能
ＶＳＳ	I	グラウンド端子
ＶＤＤ	I	電源端子
ＣＬＫ２	I	ＣＰＵクロック信号（φ２）
AP0,AP1,AP12~AP14	I	ＣＰＵアドレス信号
Ｄ０	I/O	CPUﾃﾞｰﾀ信号、EEPROMﾃﾞｰﾀ信号
Ｄ１～Ｄ４	I	ＣＰＵデータ信号
ＰＡ１３～ＰＡ１７	O	PROGRAM ROMｱﾄﾞﾚｽ信号
ＮＰＯＥ	I	ＣＰＵｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ信号
ＮＯＥＰ	O	PROGRAM ROMｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ信号
ＡＣ１０～ＡＣ１２	I	ＶＤＰアドレス信号
ＣＡ１０～ＣＡ１７	O	CHARACTOR ROMｱﾄﾞﾚｽ 信号
ＮＣＣＳ	I	ＶＤＰアドレス　Ａ１３信号
ＮＣＯＥ	I	ＶＤＰ　$\overline{\text{ＲＤ}}$信号
ＮＯＥＣ	O	CHARACTOR ROMｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ信号
ＲＷＢ	I	ＣＰＵ　リード／ライト信号
ＨＶ	O	Ｖ／Ｈ方向切り換え出力信号

端　子　名	I/O	端　子　機　能
ＥＣＬＫ	Ｏ	ＥＥＰＲＯＭクロック信号
ＥＣＳ	Ｏ	ＥＥＰＲＯＭﾁｯﾌﾟｾﾚｸﾄ信号
ＥＤＩ	Ｏ	ＥＥＰＲＯＭｼﾘｱﾙﾃﾞｰﾀ出力信号
ＥＤＯ	Ｉ	ＥＥＰＲＯＭｼﾘｱﾙﾃﾞｰﾀ入力信号

＊Ｉ：入力　Ｏ：出力　Ｉ／Ｏ：入出力

□DC特性

・絶対最大定格

項目	記号	定格値 最小	定格値 最大	単位
電源電圧	VDD	注1 VSS-0.3	6.0	V
入力電圧	Vi	注1 VSS-0.3	VDD+0.3	V
出力電圧	Vo	注1 VSS-0.3	VDD+0.3	V
動作温度	Top	−25	85	°C
保存温度	Tstg	−40	125	°C
注2 出力電流	Ios		Vo=VDD +70	mA
			Vo=0V -40	mA

注1　　VSS=0V
注2　　VDD=MAX。1端子1秒間の場合

・推奨動作条件

項目	記号	定格値 最小	定格値 標準	定格値 最大	単位
電源電圧	VDD	4.75	5.0	5.25	V
動作温度	Ta	0		70	°C
Hレベル出力電流	Ioh			−0.4	mA
Lレベル出力電流	Iol			3.2	mA

・入力／出力容量

項　　　　目	記　号	規格 最　小	標 準	最 大	単位
入力端子	C in			9	p F
出力端子	C out			9	p F
入出力端子	C i/o			1 1	p F

※　測定条件　　VDD=Vi=0V，f＝1MHz，Ta＝25°C

・直流特性（VDD＝5V±5%，VSS＝0V，Ta＝0～70°C）

項　　目		記　号	条　件	規格 最小	標準	最大	単位
電源電流		I dds	注3 静止状態			0．1	mA
出力電圧	Hレベル	Voh	Ioh=-0.4mA	4．2		VDD	V
出力電圧	Lレベル	Vol	Iol=3.2mA	VSS		0．4	V
入力電圧	Hレベル	Vih		2．2			V
入力電圧	Lレベル	Vil				0．8	V
入力リーク電流		I li	Vi=0V~VDD	−10		10	μA
注4 入力リーク電流		I lz	Vi=0V~VDD	−10		10	μA

注2　　Vih ＝ VDD　　　Vil=VSS
注4　　トライステート端子入力時

□機　能　概　要

ＶＲＣⅡ内部には、１０個のレジスタが存在し、このレジスタにデータを書き込むことにより、バンク空間をマッピングすることができます。

プログラム空間は、２つの５Ｂｉｔレジスタを持ち、８０００Ｈ～０ＢＦＦＦＨの１６ＫＢｙｔｅのメモリー空間を８ＫＢｙｔｅ単位で最大３２個のバンク空間をマッピングすることができます。また、Ｃ０００Ｈ～ＦＦＦＦＨの１６ＫＢｙｔｅについては固定バンクとなっています。

キャラクタ空間は、８つの８Ｂｉｔレジスタを持ち、００００Ｈ～１ＦＦＦＨの８ＫＢｙｔｅのメモリーを１ＫＢｙｔｅ単位で最大２５６個のバンク空間をマッピングすることができます。Ｈ，Ｖの切換についてもプログラマブルに使用することができるため、ゲームの途中での切り換えが可能です。

又、ＶＲＣⅡには、ＥＥＰＲＯＭコントローラが内蔵されており、シリアルデータ方式のＥＥＰＲＯＭを制御することが可能です。

□ＡＣ特性

・クロックサイクル

項　　　目	記　号	測定条件	最小	標準	最大	単位
ｸﾛｯｸｻｲｸﾙ時間	tYCYC	注1	395	558	－	ns
ｸﾛｯｸLowﾊﾟﾙｽ幅	t PWL		40	186	－	ns
ｸﾛｯｸHighﾊﾟﾙｽ幅	t PWH		355	372	－	ns

・リードサイクル(プログラム，ＥＥＰＲＯＭ)

項　　　目	記　号	測定条件	最小	標準	最大	単位
ｱﾄﾞﾚｽ Set Up時間	tADS	注1	－	140	253	ns
RWB Set Up時間	tRWS		－	140	253	ns
ｱﾄﾞﾚｽ入力保持時間	tHA		30	－	－	ns
RWB入力保持時間	tHRW		30	－	－	ns
NPOE入力保持時間	tHOE		30	－	－	ns
ｱﾄﾞﾚｽ出力遅延時間	t PA		－	－	23	ns
ｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ遅延時間	t POE		－	－	18	ns
ｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ出力保持時間	t POH		4	－	－	ns
EEPﾃﾞｰﾀｱｸｾｽ時間	tAOE		－	－	140	ns
EEPﾃﾞｰﾀ保持時間	tOH		34	－	－	ns
ﾃﾞｨﾚｲ時間	tD		0	40	－	ns

・リードサイクル（キャラクタＲＯＭ）

項　　　　　目	記　号	測定条件	最小	標準	最大	単位
ｷｬﾗｸﾀ ｻｲｸﾙ時間	tRC	注1	−	372	−	ns
NCCSﾊﾟﾙｽ幅	tPWC		30	180	−	ns
NCOEﾊﾟﾙｽ幅	tPWO		30	180	−	ns
ｱﾄﾞﾚｽ出力遅延時間	tCA		−	−	26	ns
ｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ遅延時間	tCOE		−	−	18	ns
ｱｳﾄﾌﾟｯﾄｲﾈｰﾌﾞﾙ出力保持時間	tCOH		3	−	−	ns
ｱﾄﾞﾚｽ入力保持時間	tDHA		0	−	−	ns

・ライトサイクル

項　　　　　目	記号	測定条件	最小	標準	最大	単位
ライトパルス幅	t WP	注1	355	418	−	ns
NPOEﾊﾟﾙｽ幅	t OP		355	368	−	ns
入力ﾃﾞｰﾀｾｯﾄｱｯﾌﾟ時間	t DW		30	−	−	ns
入力ﾃﾞｰﾀﾎｰﾙﾄﾞ時間	t DH		5	−	−	ns
ｱﾄﾞﾚｽ入力保持時間	t HA		30	−	−	ns
RWB入力保持時間	tHRW		30	−	−	ns
NPOE入力保持時間	tHOE		30	−	−	ns


注1）電源電圧ＶＤＤ＝５Ｖ±５％，周囲温度Ｔｏｐ＝０～７０°Ｃ
　　　出力端子の負荷条件　Ｃ＝９PF

バンク空間のマッピング方法

・ＰＲ０～ＰＲ１の各レジスタにデータを書き込むには、下記のアドレスにデータを書き込みます。


バンクレジスタ	ア　ド　レ　ス	ページ
ＰＲ０	８０００Ｈ～８ＦＦＦＨ	１
ＰＲ１	Ａ０００Ｈ～ＡＦＦＦＨ	２

注）但し、Ｃ０００Ｈ～ＤＦＦＦＨは、ＢＡＮＫ３０を、Ｅ０００Ｈ～ＦＦＦＦＨは、ＢＡＮＫ３１を示すようにセットされています。



尚、バンクレジスタＰＲ１は、ＰＲ０同様、ＢＡＮＫ０～ＢＡＮＫ３１まで、アクセスすることが出来ます。

VDPメモリー



尚、バンクレジスタCR1〜CR7は、CR0同様、BANK0〜BANK255までアクセスすることが出来ます。

・H，Vフラグレジスタにデータを書き込むには、9000H〜9FFFHを使用します。

D0（H，V）切り換え）0：H，1：V


・ＣＲ０～ＣＲ７の各８ビットレジスタにデータを書き込むには、下記に示す様に、上位，下位それぞれ４ビットずつ書き込みます。

バンクレジスタ	アドレス	ページ
ＣＲ０	Ｂ０００Ｈ　（Ｌ）	１
	Ｂ００１Ｈ　（Ｈ）	
ＣＲ１	Ｂ００２Ｈ　（Ｌ）	２
	Ｂ００３Ｈ　（Ｈ）	
ＣＲ２	Ｃ０００Ｈ　（Ｌ）	３
	Ｃ００１Ｈ　（Ｈ）	
ＣＲ３	Ｃ００２Ｈ　（Ｌ）	４
	Ｃ００３Ｈ　（Ｈ）	
ＣＲ４	Ｄ０００Ｈ　（Ｌ）	５
	Ｄ００１Ｈ　（Ｈ）	
ＣＲ５	Ｄ００２Ｈ　（Ｌ）	６
	Ｄ００３Ｈ　（Ｈ）	
ＣＲ６	Ｅ０００Ｈ　（Ｌ）	７
	Ｅ００１Ｈ　（Ｈ）	
ＣＲ７	Ｅ００２Ｈ　（Ｌ）	８
	Ｅ００３Ｈ　（Ｈ）	

（Ｌ：下位，Ｈ：上位）

□ＥＥＰＲＯＭ制御ポート使用法

ＥＥＰＲＯＭの制御は、アドレス６０００Ｈ～６ＦＦＦＨにある３ビットのレジスタにデータをライトすることによって行ない、Ｄ２～Ｄ０により、シリアルデータ方式ＥＥＰＲＯＭのＣＳ（チップイネーブル），ＣＬＫ（クロック）及び、ＤＩ（データイン）の各信号を形成し、データのリード／ライト等を行います。



なお、リード時は、アドレス６０００Ｈ～６ＦＦＦＨより、データＤ０をシリアルに読出します。 また、各種ＥＥＰＲＯＭによって、制御のフォーマットが異なりますので、使用法の詳細は各データシートを御参照下さい。